Transistores de papel

Transistores de papel

Un grupo de investigadores portugueses ha desarrollado una tecnología que les permite fabricar transistores electrónicos a partir del papel, con posibles aplicaciones prácticas en el campo de los dispositivos electrónicos desechables. Los transistores de efecto de campo (FET) desarrollados hacen uso del papel como el material entre las distintas capas, y supone una forma singular de desarrollar estos componentes electrónicos.

El denominado CENIMAT ("CEntro de INvestigaçao em MATeriais") de la Universidad Nova de Lisboa ha sido el lugar donde estos investigadores han desarrollado un nuevo tipo de transistor de efecto campo que tiene el mismo rendimiento que los transistores del mismo tiempo basados en sustratos de cristal o de silicio cristalino, como los utilizados en las TFTs.

El equipo de desarrollo ha afirmado que actualmente hay "un interés creciente en el uso de biopolímeros para aplicaciones de electrónica de bajo coste. Teniendo en cuenta que la celulosa es el polímero principal de nuestro planeta, algunos equipos internacionales han desarrollado métodos para usar el papel como el soporte físico o sustrato de estos dispositivos electrónicos. Sin embargo hasta ahora nadie había usado el papel como un componente interestratos como los de los FET."

El trabajo de investigación se publicará en el número de septiembre de 2008 de la revista IEEE Electron Device Letters.

Nombre:Nubia Navarro
Asignatura:EES
Fuente: http://muycomputer.com/FrontOffice/ZonaPractica/Especiales/especialDet/_wE9ERk2XxDA0vdjPfH3oxoRM-A7dfAvck9Eu3atpfZqFILiQOXiDP23a-qVVeGIY

Capacitancia Diferencial en Transistores de Efecto de Campo en GaAs

Cálculo de la Capacitancia Diferencial en Transistores de Efecto de Campo en GaAs

¿Qué son los Transistores Efecto de Campo?
Un transistor efecto de campo (FET por sus siglas en inglés) es un dispositivo electrónico de tres terminales, las cuales reciben los nombres de fuente, compuerta y drenaje. Este tipo de dispositivos semiconductores tiene muchas aplicaciones en la industria electrónica. Los podemos encontrar prácticamente en cualquier dispositivo, desde un reproductor de CD portátil, un televisor o una computadora, entre otros.

Figura 1. Representación esquemática de un JFET

Figura 2. Representación esquemática de un MOSFET

Los FET pueden construirse como un FET de unión (JFET), o como un FET metal-óxido-semiconductor (MOSFET). En las figuras 1 y 2presentamos un par de diagramas sobre cuál es la estructura de estos dispositivos (Millman y Grabel, 1987)2. Hoy en día existen una gran cantidad de dispositivos semiconductores que han permitido muchas innovaciones tecnológicas, las cuales implican cada día más y mejores tecnologías a nuestro alcance. Es por eso que han tenido mucho auge en los últimos años y lo seguirán teniendo gracias a la invención de nuevos materiales y dispositivos (Kwok, 1996) (San,et al., 1998).

Una de las características principales de los transistores efecto de campo es que el flujo de portadores mayoritarios a lo largo del canal de conducción, es controlado principalmente por el voltaje aplicado a la compuerta, que de ahora en adelante lo denominaremos voltaje de contacto V_^c. Dicho voltaje produce una región de empobrecimiento de portadores de ancho l_p . La compuerta está constituida por un contacto metal-semiconductor (suponemos que no existe capa alguna de óxido como se muestra en la figura 2), que produce una barrera de potencial conocida como barrera de Schottky. Esta se debe a la diferencia en las funciones de trabajo del metal y del semiconductor. La función de trabajo se define como la energía necesaria para extraer un electrón, desde el nivel de Fermi hasta el nivel de vacío, es decir, cuando el electrón se encuentra suficientemente lejos de la superficie para no sentir la interacción de los electrones de ésta, y suficientemente cerca como para considerar infinita dicha superficie. En los semiconductores no existen electrones en el nivel de Fermi, pero la definición se hace válida porque esto sólo es un promedio estadístico. La definición del nivel de Fermi, o energía de Fermi, es el último nivel de energía ocupado por los electrones en el material a 0^o K. En realidad este concepto no es trivial y si alguien está interesado en una definición específica y más completa, puede leer algo más acerca del tema en las referencias al final del artículo (Ashcroft e I. Mermin, 1976).

La región de empobrecimiento en una barrera de Schottky la podemos considerar en algunos aspectos como un capacitor de placas paralelas, cuya separación estaría dada por el ancho de la región de empobrecimiento l_p. En este caso es al mismo tiempo la longitud de penetración del campo eléctrico dentro del semiconductor, es decir, la longitud de Debye. La capacitancia diferencial por unidad de área, está definida por (Rhoderick y Williams, 1988):

(Ecuación 1)

donde Q_d = -e N_dl_p es la carga debida a los donadores en la región de empobrecimiento. Entonces encontramos que (Martínez, 1999):

(Ecuación 2)

En este trabajo lo que nos interesa es la variación de l_p con V_c, es decir, la capacitancia diferencial. Para un sistema dado, a una temperatura fija, esta variación depende de la diferencia de potencial aplicada a la compuerta. La forma más usual de presentar los resultados obtenidos de la capacitancia diferencial es C^-2, como función del voltaje de contacto V_c, la que para este caso, en que sólo existe la barrera de Schottky, es una línea recta, como lo muestra la figura 3, aunque para algunos otros propósitos las curvas que se presentan son simplemente C-V, como por ejemplo las que presentan Prokhorov, et al.

Figura 3. Capacitancia diferencial en un FET

Transistores Efecto de Campo con Dopaje Tipo Delta

Este tipo de dispositivos semiconductores, a diferencia de los presentados anteriormente, tienen la ventaja de que pueden ser utilizados en aplicaciones que requieren altas velocidades de respuesta, porque la implementación de un dopaje tipo delta produce un confinamiento electrónico en un plano paralelo a la dirección de la corriente, lo que se ve reflejado en la mayor movilidad de portadores de carga a lo largo del canal de conducción, característica que exigen los dispositivos electrónicos de alta frecuencia.

Lo primero que debemos mencionar es la técnica de crecimiento que permite construir este tipo de dispositivos y estructuras mucho más complicados. Estamos hablando de la ya muy conocida epitaxia de haces moleculares (MBE por sus siglas en inglés).

Esta técnica de crecimiento tiene la característica principal de hacer crecer muestras semiconductoras, capa atómica por capa atómica. De esta manera, es posible dopar fuertemente de impurezas unas cuantas capas atómicas. En el límite en que tenemos una sola capa atómica fuertemente dopada, decimos que tenemos un pozo cuántico delta-dopado. Este es precisamente el perfil de dopaje que se utiliza en la construcción de los transistores efecto de campo que estamos estudiando. En la figura 4 mostramos un módulo de crecimiento MBE

Figura 4. Módulo MBE

Los Sistemas
Describiremos de manera muy sencilla cómo se construyen los d-FET y los ALD-FET (Atomic Layer Doped-FET). Sobre un substrato semiconductor ligeramente impurificado tipo p se difunden dos regiones homogéneas fuertemente dopadas de impurezas tipo n. Estas regiones actúan como terminales de entrada y salida de portadores mayoritarios. Dichas terminales son fuente y drenaje, respectivamente. Entre estas dos regiones se deposita una cierta aleación metálica, que junto con el semiconductor generan la barrera de Schottky. Esta terminal recibe el nombre de compuerta. Esta es la manera como se construye un FET con densidad homogénea de impurezas, cuyo caso es el antes mencionado.

Pero supongamos ahora que entre las terminales fuente y drenaje crece una capa atómica fuertemente dopada de impurezas tipo n , y además una tipo p en el caso del ALD-FET. Al hecho de dopar fuertemente de impurezas una sola capa atómica, se denomina dopaje tipo delta. La densidad de impurezas se describe teóricamente mediante una función delta de Dirac, es decir, obtenemos un d-FET (figura 5) o un ALD-FET en el caso de tener también el pozo delta dopado de tipo p.

En principio, podría pensarse que este par de sistemas son sólo una variedad de los H-FET, en los que el canal está formado por una heteroestructura, pero los pozos delta dopados no son heteroestructuras. Lo único que tienen en común estos dos sistemas es la existencia de gases electrónicos que están confinados en un plano, pero incluso esta propiedad no es aplicable en todo el intervalo de parámetros de trabajo experimental.

Figura 5. Construcción de un d-FET en una matriz de GaAs.

Modelos
A continuación presentamos los modelos matemáticos que nos permiten modelar las principales características electrónicas de los transistores efecto de campo que estamos estudiando:

En 1995 L. M. Gaggero Sager y R. Pérez Álvarez propusieron un modelo para describir la banda de conducción del semiconductor en los d-FET, el cual se expresa matemáticamente de la siguiente manera (Gaggero y Pérez, 1995):

(Ecuación 3)

l_p es la posición para la cual el potencial se anula (corresponde al ancho de la región de empobrecimiento); d es la distancia a la que se coloca el pozo delta dopado tipo n; l es la longitud de Debye; e_r es la constante dieléctrica del GaAs; N_d es la concentración de impurezas de background y e la carga electrónica. l está dada por:

(Ecuación 4)

En este modelo V_n(z) es una expresión propuesta por Ioriatti en 1990, que reproduce las propiedades electrónicas de los pozos delta dopados (Ioriatti, 1990).

(Ecuación 5)

Aquí a=2/15p y z_o=(a^_3/N_2dp)^1/5, donde N_2d es la densidad bidimensional de impurezas del pozo delta dopado. Los valores de las densidades usadas, son: N_2de=2.5, 5.0, 7.5 x 10^₁₂ cm^-2 y N_2de=2.5, 5.0, 7.5 x 10¹¹ cm^-2. La densidad más alta corresponde al pozo más profundo.

Figura 6. Gráfica de potencia para un d-FET en GaAs

En el caso del ALD-FET el modelo propuesto es muy similar al anterior, sólo que ahora debemos considerar el potencial debido al pozo delta dopado, del tipo p que forma parte de este dispositivo, es decir (Martínez y Gaggero, 2001):

(Ecuación 6)

La expresión para el pozo delta dopado tipo p es:

(Ecuaciones 7 y 8)

donde m_lh es la masa de los huecos ligeros;m_hh es la masa de los huecos pesados;d_p es la posición en la que se encuentra el pozo delta tipo p, y por último z_op es igual a:

(Ecuación 9)

Los valores para los parámetros utilizados en los cálculos, son los siguientes:N_d=1x10¹⁸cm^-3, e_r= 12.5, m_lh = 0.087m₀. m_hh =0.52m₀, donde m₀ es la masa del electrón en reposo. El pozo delta dopado tipo n está situado a 300 Å de la interfase y el pozo tipo p, a 500 Å.

Figura 7. Perfil del potencial para un ALD-FET. Los valores para la densidad bidimensional de impurezas de los pozos tipo n y p están dados en la gráfica. Esta gráfica de la banda de conducción está dada para un voltaje de contacto V_c= 500 meV.

Todas estas expresiones están dadas en unidades del Rydberg efectivo (5.83 meV) y del radio de Bohr efectivo (9.87 nm).

La ventaja de tener un pozo delta dopado adicional tipo p en el ALD-FET, en comparación con el d-FET, es que éste confina aún más los electrones y por lo tanto contribuyen más a la movilidad del dispositivo, además de que el propio pozo tipo p incrementa la conducción. Es decir, en el caso del ALD-FET se tiene mucha más movilidad que en el caso del d-FET. En la actualidad existen transistores efecto de campo con múltiples pozos delta dopados (Ming, et al. 1996)14, pero por el momento nos concentramos en calcular las características electrónicas de estos dos dispositivos.

Nombre:Nubia Navarro
Asignatura:EES
Fuente: http://www.revista.unam.mx/vol.3/num2/art2/

Transistores-Encapsulados

Transistores

Los transistores son unos elementos que han facilitado, en gran medida, el diseño de circuitos electrónicos de reducido tamaño, gran versatilidad y facilidad de control.

Vienen a sustituir a las antiguas válvulas termoiónicas de hace unas décadas. Gracias a ellos fue posible la construcción de receptores de radio portátiles llamados comúnmente "transistores", televisores que se encendían en un par de segundos, televisores en color... Antes de aparecer los transistores, los aparatos a válvulas tenían que trabajar con tensiones bastante altas, tardaban más de 30 segundos en empezar a funcionar, y en ningún caso podían funcionar a pilas, debido al gran consumo que tenían.

Los transistores tienen multitud de aplicaciones, entre las que se encuentran:

· Amplificación de todo tipo (radio, televisión, instrumentación)

· Generación de señal (osciladores, generadores de ondas, emisión de radiofrecuencia)

· Conmutación, actuando de interruptores (control de relés, fuentes de alimentación conmutadas, control de lámparas, modulación por anchura de impulsos PWM)

· Detección de radiación luminosa (fototransistores)

Los transistores de unión (uno de los tipos más básicos) tienen 3 terminales llamados Base, Colector y Emisor, que dependiendo del encapsulado que tenga el transistor pueden estar distribuidos de varias formas.

Por otro lado, los Transistores de Efecto de Campo (FET) tienen también 3 terminales, que son Puerta (Gate), Drenador (Drain) y Sumidero (Sink), que igualmentedependiendo del encapsulado que tenga el transistor pueden estar distribuidos de varias formas.

Tipos de Transistores. Simbología

Existen varios tipos que dependen de su proceso de construcción y de las apliaciones a las que se destinan. Aquí abajo mostramos una tabla con los tipos de uso más frecuente y su simbología:

 
Transistor Bipolar de Unión (BJT)

Transistor de Efecto de Campo, de Unión (JFET)

Transistor de Efecto de Campo, de Metal-Óxido-Semiconductor (MOSFET)

Fototransistor

Nota: En un esquema electrónico, los transistores se representan mediante su símbolo, el número de transistor (Q1, Q2, ...) y el tipo de transistor, tal como se muestra aquí:

                                     

Aquí podemos ver una selección de los transistores más típicos, mostrando su encapsulado y distribución de patillas. (Para ver la imágen en grande se puede hacer click sobre ella).

Encapsulado de Transistores

Ahora vamos a ver los transistores por fuera. Están encapsulados de diferentes formas y tamaños, dependiendo de la función que vayan a desempeñar. Hay varios encapsulados estándar y cada encapsulado tiene una asignación de terminales que puede consultarse en un catálogo general de transistores.

Independientemente de la cápsula que tengan, todos los transistores tienen impreso sobre su cuerpo sus datos, es decir, la referencia que indica el modelo de transistor. Por ejemplo, en los transistores mostrados a la derecha se observa la referencia "MC 140".

Cápsula TO-3. Se utiliza para transistores de gran potencia, que siempre suelen llevar un radiador de aluminio que ayuda a disipar la potencia que se genera en él.
Arriba a la izquierda vemos su distribución de terminales, observando que el colector es el chasis del transistor. Nótese que los otros terminales no están a la misma distancia de los dos agujeros.
A la derecha vemos la forma de colocarlo sobre un radiador, con sus tornillos y la mica aislante. La función de la mica es la de aislante eléctrico y a la vez conductor térmico. De esta forma, el colector del transistor no está en contacto eléctrico con el radiador.


             

Cápsula TO-220. Se utiliza para transistores de menos potencia, para reguladores de tensión en fuentes de alimentación y para tiristores y triacs de baja potencia.
Generalmente necesitan un radiador de aluminio, aunque a veces no es necesario, si la potencia que van a disipar es reducida.
Abajo vemos la forma de colocarle el radiador y el tornillo de sujección. Se suele colocar una mica aislante entre el transistor y el radiador, así como un separador de plástico para el tornillo, ya que la parte metálica está conectada al terminal central y a veces no interesa que entre en contacto eléctrico con el radiador.

Cápsula TO-126. Se utiliza en transistores de potencia reducida, a los que no resulta generalmente necesario colocarles radiador.
Arriba a la izquierda vemos la asignación de terminales de un transistor BJT y de un Tiristor.
Abajo vemos dos transistores que tienen esta cápsula colocados sobre pequeños radiadores de aluminio y fijados con su tornillo correspondiente.

Cápsula TO-92. Es muy utilizada en transistores de pequeña señal.
En el centro vemos la asignación de terminales en algunos modelos de transistores, vistos desde abajo.
Abajo vemos dos transistores de este tipo montados sobre una placa de circuito impreso. Nótese la indicación "TR5" de la serigrafía, que indica que en ese lugar va montado el transistor número 5 del circuito, de acuerdo al esquema electrónico.

Cápsula TO-18. Se utiliza en transistores de pequeña señal. Su cuerpo está formado por una carcasa metálica que tiene un saliente que indica el terminal del Emisor.

Cápsula miniatura. Se utiliza en transistores de pequeña señal. Al igual que el anterior, tienen un tamaño bastante pequeño.

Nombre:Nubia Navarro
Asignatura:EES
Fuente: http://electronica.ugr.es/~amroldan/asignaturas/curso03-04/cce/practicas/encapsulados/encapsulados.htm

Small-Signal Models

Small-Signal Models
   There are two small-signal circuit models which are commonly used to analyze JFET circuits.
These are the hybrid-π model and the T model. The two models are equivalent and give identical
results. They are described below.

Hybrid-π Model
   Let the drain current and each voltage be written as the sum of a dc component and a small-signal
ac component as follows:
             iD = ID + id
             vGS = VGS + vgs
             vDS = VDS + vds

If the ac components are sufficiently small, we can write


where the derivatives are evaluated at the dc bias values. Let us define

The drain current can thus be written

id = i'd + vds/r0

where

i'd = i's = gmvgs

The gate current is given by ig = i's −i'd = 0. The small-signal circuit which models these equations is given in Fig. 5(a). This is called the hybrid-π model. The resistor rd is the parasitic resistance in series with the drain contact. It has a typical value of 50 to 100 Ω. Often it is neglected in calculations. This is done in the following. It is simple to account for rd in any equation by adding it to the external drain load resistance.



T Model
The T model of the JFET is shown in Fig. 5(b). The resistor r0 is given by Eq. (15). The resistor rs is given by

where gm is the transconductance defined in Eq. (14). The currents are given by


The currents are the same as for the hybrid-π model. Therefore, the two models are equivalent.

Small-Signal Equivalent Circuits

   Several equivalent circuits are derived below which facilitate writing small-signal low-frequency equations for the JFET. We assume that the circuits external to the device can be represented by Thévenin equivalent circuits. The Norton eqivalent circuit seen looking into the drain and the Thévenin equivalent circuit seen looking into the source are derived. Several examples are given which illustrate use of the equivalent circuits.

Simplified T Model

   Figure 6(a) shows the JFET T model with a Thévenin source in series with the gate. We wish to solve for the equivalent circuit in which the source i'd connects from the drain node to ground rather than from the drain node to the gate node. We call this the simplified T model. Aside for the subscripts, the T model in Fig. 5(b) is identical to the T model for the BJT with rx = 0.
Therefore, the simplified T model for the JFET must be of the same form as the simplified T model for the BJT. Because ig = 0, the effective current gains of the JFET are α = 1 and β = ∞. The simplified T model is shown in Fig. 6(b), where i'd and rs are given by


Norton Drain Circuit

   The Norton equivalent circuit seen looking into the drain can be used to solve for the response of the common-source and common-gate stages. Fig. 7(a) shows the JFET with Thévenin sources connected to its gate and source. The Norton drain circuit follows directly from the BJT Norton collector circuit with appropriate changes in subscripts and the substitutions α = 1, and β = ∞, and rx = 0. The circuit is given in Fig. 7(b), where id(sc) and rid are given by
                                   id(sc) = Gmg.Vtg − Gms.Vts



The two transconductances Gmg and Gms are given by



For the case r0 >> Rts and r0 >> rs, we can write
                        id(sc) = Gm (vtg − vts)

where

The value of id(sc) calculated with this approximation is simply the value of i's calculated with r0 considered to be an open circuit. The term "r0 approximations" is used in the following when r0 is neglected in calculating id(sc) but not neglected in calculating rid.

Thévenin Source Circuit

   The Thévenin equivalent circuit seen looking into the source is useful in calculating the response of common-drain stages. Fig. 8(a) shows the JFET symbol with a Thévenin source connected to the gate. The resistor Rtd represents the external load resistance in series with the drain. The Thévenin source seen looking into the source follows directly from the Thévenin emitter circuit for the BJT with appropriate subscript changes and the substitutions α = 1, β = ∞, and rx = 0. The circuit is shown in Fig. 8(b), where vs(oc) and ris are given by

When Rtd = 0, note that ris = rs//r0.

Summary of Models

Figure 9 summarizes the four equivalent circuits derived above.




Nombre: María José Nieto Cárdenas
Asignatura: EES
Fuente: http://users.ece.gatech.edu/mleach/ece3050/notes/jfet/thejfet.pdf

---