New technique opens a gap in graphene

Researchers in Germany and Switzerland have developed a new way to make extremely narrow graphene ribbons with specific widths and electronic bandgaps. The ribbons also have smooth edges, something that is crucial for making electronic devices out of graphene.
Graphene is a flat sheet of carbon just one atom thick – with the carbon atoms arranged in a honeycomb lattice. Since the material was first created in 2004, its unique electronic and mechanical properties have amazed researchers who say that it could be used in a host of device applications. Indeed, graphene might even replace silicon as the electronic material of choice in the future.
However, unlike the semiconductor silicon, graphene has no gap between its valence and conduction bands. Such a bandgap is essential for electronics applications because it allows a material to switch the flow of electrons on and off. One way of introducing a bandgap into graphene is to make extremely narrow ribbons of the material.

Cutting or unzipping
Until now, these graphene nanoribbons were made using top-down approaches, such as "cutting" the ribbons from larger graphene sheets or "unzipping" carbon nanotubes. Such methods produce ribbons that are relatively wide (more than 10 nm across) with rough edges. For high-efficiency electronics devices, the ribbons need to be much smaller than 10 nm wide and, importantly, their edges need to be smooth because even minute deviations from the ideal edge shapes, "armchair" and "zigzag", seriously degrade graphene's electronic properties.
The new technique, developed by a team led by Roman Fasel of the Swiss Federal Laboratories for Materials Science and Technology (Empa) and Klaus Müllen from the Max Planck Institute for Polymer Research in Germany, is a simple, surface-based bottom-up chemical process. It involves first spreading specially designed halogen-substituted bianthryl monomers onto gold and silver surfaces under a high vacuum. Next, the monomers are made to link up to form polyphenylene chains.

'Important first step'
Fasel and colleagues then remove hydrogen atoms from the polymers by heating up the ensemble. This leads to the polymer chains interconnecting to form planar, aromatic graphene ribbons that are just one atom thick, 1 nm wide and up to 50 nm long. The ribbons are narrow enough to have an electronic bandgap and thus switching properties. "Such switching is an important first step for the shift from silicon microelectronics to graphene nanoelectronics," say the researchers.
And that is not all: the edges of the graphene ribbons are smooth and armchair-shaped, and the ribbons themselves are either straight or zigzagged, depending on the monomers used to make them. The smooth edges will be important for studying fundamental experimental physics too, says the team – for example, observing how magnetic properties of the ribbons change with different edge structures. Until now, previous methods to make graphene nanoribbons always produced rough edges that were difficult to study
The new technique could also be used to dope the graphene ribbons by using monomers containing nitrogen or boron atoms. And monomers with additional functionalities should allow the researchers to create positively and negatively doped ribbons – for making p–n junctions in transistors, for instance.

Solar cells
Going further still, a combination of various monomers might even allow heterojunctions (interfaces between different types of graphene nanoribbon, such as those with large or small bandgaps) to be created. Such structures could be used in applications like solar cells or high-frequency devices. Fasel and colleagues have already shown that this technique is viable by connecting three separate graphene ribbons together using two suitable monomers.
The team, which includes scientists from ETH Zürich and the Universities of Zürich and Bern, is now working on creating the nanoribbons on semiconductor surfaces, rather than on just metallic substrates as in this work. This will be critical for making real-world electronic devices.

YOSEPH BUITRAGO C.I. 18257871 EES SECCION2

Nanofibres power portable electronics

A new kind of miniature energy harvesting device that generates electricity using nanometre-sized fibres has been unveiled in the US. The nanogenerator could harvest energy from human or other motion to power wireless sensors, personal electronics and even medical implants, claim its inventors at Stevens Institute of Technology and Princeton University.

"We are particularly excited about using the nanofibre-based generators in bio-compatible situations, like embedding the devices in shoes and clothing to harvest energy from the motion of the human body to charge personal electronics such as iPod batteries and cell phones," says team leader Yong Shi, who is a mechanical engineer at Stevens.

The new high power output devices are based on lead zirconate titanate (PZT) nanofibres. PZT has a high piezoelectric voltage and dielectric constants – ideal properties for converting mechanical energy into electrical energy. Unlike bulk thin films or microfibres, PZT nanofibres prepared by electrospinning processes are also highly bendable and mechanically strong.

Embedded in a soft polymer

Shi's team made the nanogenerator by depositing electrospun PZT nanofibres on preformed arrays of electrodes on a silicon substrate. The nanofibres are around 60 nm in diameter and they were embedded in a soft polymer (polydimethylsiloxane, PDMS) matrix. The finished device can be released from the silicon substrate or prepared on flexible substrates, depending on the application desired.

When mechanical pressure is applied on the top surface of the ensemble, it is transferred to the nanofibres via the PDMS matrix. This results in electrical charge being generated thanks to the combined tensile and bending stresses in the nanofibres as they move. This results in a voltage between two adjacent electrodes.

The researchers say that, for a given volume of nanogenerator, the nanofibre device generates much higher voltages and power than devices made from semiconductor piezoelectric nanowires for the same energy input. In theory, the maximum output power from a piezoelectric nanogenerator depends on the properties of the active materials, so the higher the piezoelectric voltage constant of the material between two electrodes, the higher the output voltage and power. What is more, varying the length of the active materials between the two electrodes will also vary the voltage output and current at the same time, explains Shi.

The devices could be used to power wireless sensors, personal electronics and, in the future, biosensors and bioactuators that are directly injected into the human body.

Powered by blood flow

Arthur Ritter – who is director of biomedical engineering at Stevens and was not involved in the research – said, "One of the major limitations of current active implantable biomedical devices is that they are battery powered. This means that they either have to be recharged or replaced periodically. Shi's group has demonstrated a technology that will allow implantable devices to recover some of the mechanical energy in flowing blood or peristaltic fluid movement in the gastro-intestinal tract to power smart implantable biomedical devices."

And, because the technology is based on nanostructures, it could provide power to nanorobots in the blood stream for extended periods of time, he adds. Such robots could transmit diagnostic data, take biopsy samples and/or send wireless images directly to an external database for analysis.

The team now plans to optimize the structure of its nanodevice and simplify the fabrication process. "We are also working hard on implantable bio-applications," revealed Shi.

YOSEPH BUITRAGO  C.I. 18257871   EES   SECCION2

New transistor breaks speed record

A pair of physicists in the US has built the fastest ever transistor: one that can operate at a frequency of over 600 gigahertz. Developed by Walid Hafez and Milton Feng at the University of Illinois at Urbana-Champaign, the device is made from the semiconductors indium phosphide and indium gallium arsenide (Appl. Phys. Lett. 86 152101). The work demonstrates the feasibility of making transistors that can operate at frequencies of several terahertz, which could be used in ultrafast communications, high-speed computing, medical imaging and sensors.
The new device is a so-called bipolar transistor, which is very different from the more well-known field-effect transistor. In it, electrons are injected from the "emitter" terminal, travel towards the "base" and are then received by the "collector", an arrangement that allows the device to work faster than a field-effect transistor.
Hafez and Feng have previously built a high-frequency bipolar transistor, but this earlier work focused on reducing the time it takes electrons to pass through the device by minimizing the device's vertical thickness. Their new research further increases electron speeds through the device by slightly varying, or "grading", the composition of the semiconductor layers. This, say the researchers, lowers the band gap in selected areas of the transistor and makes it easier for electrons to travel across the device.
The two physicists have shown their transistor can operate at a frequency of 604 gigahertz, a new record. However, according to Hafez, what is more important is that they have developed a technology that could be used to build transistors operating in the terahertz range. "Projections from our earlier high-frequency devices indicated that in order to create a transistor with a cutoff frequency of 1 terahertz, the devices would have to operate above 10,000 degrees C," he says. "By introducing the grading into the layer structure of the device, we have been able to lower the potential operating temperature for a terahertz transistor to within an acceptable range."
Devices operating at terahertz frequencies (the far infrared) could be used in communications applications or as sensors to detect toxic gases. They could also be used for medical imaging, since the radiation is long enough to penetrate skin and image what lies underneath.
The researchers' next step is to show that their devices can be assembled into circuits.


YOSEPH BUITRAGO C.I. 18257871 EES SECCION2

Resistor-transistor logic

RTL es el acrónimo inglés de resistor transistor logic o lógica de resistencia-transistor. Fue la primera familia lógica en aparecer antes de la tecnología de integración. Pertenece a la categoría de familias lógicas bipolares, o que implican la existencia de dos tipos de portadores: electrones y huecos.

Este tipo de red, presenta el fenómeno denominado acaparamiento de corriente que se produce cuando varios transistores se acoplan directamente y sus características de entrada difieren ligeramente entre sí. En ese caso uno de ellos conducirá antes que los demás colocados en paralelo (acaparará la corriente), impidiendo el correcto funcionamiento del resto.

En la Figura 1, se representa, a modo de ejemplo, una puerta lógica NOR y su correspondiente circuito electrónico en lógica RTL.

En ella se puede apreciar como en serie con la base de cada uno de los transistores se ha colocado una resistencia de compensación (Rc) de un valor lo suficientemente elevado para que la repartición de corrientes sea lo más igualada posible y no se produzca el fenómeno antes descrito.

Esta disposición de circuito presenta el inconveniente de que con la adición de la resistencia Rc aumenta el retardo de conmutación, al tener que cargarse y descargarse a través de la misma la capacidad de entrada de los transistores aunque, por otra parte, tiene la ventaja de un mayor factor de salida (fan-out). Por ello en el diseño de estos circuitos es necesario un compromiso entre factor de salida y retardo de conmutación. Valores normales son, un factor de salida de 4 ó 5, con un retardo de conmutación de 50 nanosegundos.

Por otra parte, tiene una inmunidad al ruido relativamente pobre. El margen de ruido de la tensión lógica 0 a la tensión del umbral es de unos 0.5 voltios, pero de la tensión lógica 1 a la tensión de umbral es de solamente unos 0.2 voltios.

Es posible mejorar el tiempo de propagación añadiendo un condensador en paralelo con cada una de las resistencias Rc, con lo que obtendríamos una nueva familia lógica, que se denominaría RCTL. Sin embargo, el elevado número de resistencias y condensadores dificulta la integración por lo que tanto esta técnica, como la RTL, no se utiliza en los modernos diseños aunque pueda aún encontrarse en equipos muy antiguos.

La aparición de los circuitos DTL, con su mayor velocidad e inmunidad al ruido significó el fin de los circuitos RTL.

YOSEPH BUITRAGO C.I. 18257871 EES SECCION2

Emitter-coupled logic

Emitter Coupled Logic (lógica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnología bipolar; es la más rápida disponible dentro de los circuitos de tipo MSI.

Historia:

Puertas con diseños ECL se han implementado hasta con tubos de vacío, y por supuesto con transistores discretos. Y la primera familia con diseño ECL, la ECL I, apareció en el año 62 con las primeras familias de circuitos integrados. Ya en aquella época se trataba de la familia más rápida (un retardo de propagación típico de 8ns.), y también, era ya, la que más disipaba.

En la actualidad puede parecer que 8ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo estático) superan con creces esta prestación, pero en realidad la tecnología ECL también ha evolucionado tanto en diseño como en fabricación, y en la actualidad se consiguen retardos netamente inferiores al ns, con un consumo alto pero no desorbitado.

Introducción:

A pesar de su limitada utilización, se trata de unas de las familias lógicas de más raigambre, y rancio abolengo, dentro de las tecnologías digitales. Incluso se podría decir que dentro de la electrónica en general, pues el par diferencial, en el que se basa la familia, domina ampliamente los circuitos integrados analógicos.

Como familia bipolar que es, el margen de ruido no es bueno. En este caso no sólo es reducido en margen a nivel bajo, sino que también lo es el margen a nivel alto. Esto es consecuencia de la reducida excursión lógica. Y la razón es que para conseguir velocidad deben variar poco los valores de tensión.

El principio que guía a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturación. Por lo que las conmutaciones serán entre corte (o casi corte) y conducción. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no sólo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno.

Es la forma de lógica más rápida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturación. También se hace aun mucho más rápida haciendo que las variaciones de señal lógicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores...

El circuito ECL se basa en el uso de un interruptor de dirección de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido.

Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es más rápida pero consume mayor corriente.

Estructura:

La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensión de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtiener simultáneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fan-out adecuado, que en muchos casos pueden alimentar líneas de 50Ω directamente. Es común la presencia de pines de alimentación separados para estos últimos transistores ya que, a diferencia del par diferencial, su corriente varia con la señal si no están los dos transistores conectados a impedancias iguales. Alimentándolos separadamente se evita que estas variaciones alcancen el par diferencial.

Esta estructura produce simultáneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparación, la estructura TTL sólo produce la función NAND.

A diferencia de otras tecnologías (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentación entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentación con circuitos TTL.

Aplicaciones:

Además de las familias lógicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnología ECL se ha utilizando en circuitos LSI:

Matrices lógicas

Memorias (Motorola, Fairchild)

Microprocesadores (Motorola, F100 de Ferranti)

Para mejorar las prestaciones de la tecnología CMOS, la ECL se incorpora en ciertas funciones críticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

YOSEPH BUITRAGO C.I. 18257871 EES SECCION2

Tecnología TTL

TTL es la sigla en inglés de transistor-transistor logic, es decir, "lógica transistor a transistor". Es una familia lógica o lo que es lo mismo, una tecnología de construcción de circuitos electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares.

Características:

• Su tensión de alimentación característica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho).
• Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto).
• La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz.
• Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).

Reseña Historica:

Aunque la tecnología TTL tiene su origen en los estudios de Sylvania, fue Signetics la compañía que la popularizó por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pasó a fabricar TTL,con su familia 74xx que se convertiría en un estándar de la industria .

Familias TTL:

Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.

Con respecto a las familias cabe distinguir:

TTL : Serie estándar

TTL-L (low power) : Serie de bajo consumo

TTL-S (schottky) : Serie rápida (usa diodos Schottky)

TTL-AS (advanced schottky) : Versión mejorada de la serie anterior

TTL-LS (low power schottky) : Combinación de las tecnologías L y S (es la familia más extendida)

TTL-ALS (advanced low power schottky) : Versión mejorada de la serie AS

TTL-F (FAST : fairchild advanced schottky)

TTL-AF (advanced FAST) : Versión mejorada de la serie F

TTL-HC (high speed CMOS) : Realmente no se trata de tecnología TTL bipolar sino CMOS

TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con TTL

TTL-G (GHz C-MOS) : GHz ( From PotatoSemi)

Versiones:

A la familia inicial 7400, o 74N, pronto se añadió una versión más lenta pero de bajo consumo, la 74L y su contrapartida rápida, la 74H, que tenía la base de los transistores dopada con oro para producir centros de recombinación y disminuir la vida media de los portadores minoritarios en la base. Pero el problema de la velocidad proviene de que es una familia saturada, es decir, los transistores pasan de corte a saturación. Pero un transistor saturado contiene un exceso de carga en su base que hay que eliminar antes de que comience a cortarse, prolongando su tiempo de respuesta. El estado de saturación se caracteriza por tener el colector a menos tensión que la base. Entonces un diodo entre base y colector, desvía el exceso de corriente impidiendo la introducción de un exceso de cargas en la base. Por su baja tensión directa se utilizan diodos de barrera Schottky. Así se tienen las familias 74S y 74LS, Schottky y Schottky de baja potencia. Las 74S y 74LS desplazaron por completo las 74L y 74H, debido a su mejor producto retardo·consumo. Mejoras en el proceso de fabricación condujeron a la reducción del tamaño de los transistores que permitió el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments. Posteriormente, National Semiconductor redefinió la 74F para el caso de búferes e interfaces, pasando a ser 74F(r).

Tecnología:

La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:

Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.

Separador de fase. Es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase.

Driver. Está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74L y 74H difieren principalmente en el valor de las resistencias de polarización, pero la mayoría de los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar llevan una matríz de diodos Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. También es bastante común, en circuitos conectados a buses, colocar un transistor pnp a la entrada de cada línea, para disminuir la corriente de entrada y así cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptación al bus para disminuir la reflexiones u aumentar la velocidad.

YOSEPH BUITRAGO C.I. 18257871 EES SECCION2

Tecnologías de Semiconductores Tecnología CMOS

La tecnología CMOS es una extensión de la tecnología MOS y es con mucho la más popular de la actualidad. La tecnología MOS se divide en dos sub-tecnologías (PMOS y NMOS) que coinciden cada una con el tipo de impureza utilizada (P o N). Como ya hemos dicho el tipo de impurezas utilizado determina el tipo de transistor. Pues resulta que la tecnología NMOS sólo permite fabricar transistores de impurezas tipo N y la tecnología PMOS sólo de impurezas tipo P.

Hace años existían diseño fabricados sólo con un tipo de transistores pero si se combinan ambos tipos los diseños son más sencillos.

Aquí es donde entra la tecnología CMOS que permite fabricar ambos tipos de transistores. Prácticamente todo se fabrica en tecnología CMOS a excepción de algunos transmisores utilizados en comunicaciones ópticas con frecuencias de decenas de Ghz donde la utilización de tecnologías más rápidas es una necesidad.

Al ser una extensión de la tecnología MOS, la tecnología CMOS hereda sus ventajas de bajo consumo y por consiguiente alta integración y también sus desventajas de no tan altas velocidades de funcionamiento. Lo cierto es que eso fue lo que ocurría cuando está tecnología se estaba popularizando mientras que ahora tras las grandes inversiones que se han hecho en esta tecnología se puede decir que ha superado muchas desventajas de antaño asociados a su tecnología madre la MOS.

A continuación a modo de curiosidad presentamos secciones, es decir cortes de esquemas de tecnología CMOS:

YOSEPH BUITRAGO C.I. 1825871 EES SECCION2